شرح نصف الأفعى والأفعى الكامل مع جدول الحقيقة

في الدوائر التوافقية ، تُستخدم بوابات منطقية مختلفة لتصميم المشفر ، ومُجدد الإرسال ، وفك التشفير ، ومُجدد الإرسال. هذه الدوائر لها بعض الخصائص مثل إخراج هذه الدائرة يعتمد بشكل أساسي على المستويات الموجودة في أطراف الإدخال في أي وقت. هذه الدائرة لا تتضمن أي ذاكرة. ليس للحالة السابقة للإدخال أي تأثير على الحالة الحالية لهذه الدائرة. مدخلات ومخرجات الدائرة التوافقية هي 'n' لا. من المدخلات و 'م' لا. من النواتج. بعض الدوائر التوافقية عبارة عن نصف جامع وجماع كامل ، وطرح ، ومشفّر ، ومفكك تشفير ، ومضاعف ، ومزيل تعدد الإرسال. تتناول هذه المقالة نظرة عامة على نصف الأفعى والإعلان الكامل وهي تعمل مع جداول الحقيقة.

ما هو الأدير؟

الأفعى هو دارة المنطق الرقمي في الإلكترونيات التي تستخدم على نطاق واسع لإضافة الأرقام. في العديد من أجهزة الكمبيوتر وأنواع أخرى من المعالجات ، يتم استخدام الإضافات حتى لحساب العناوين والأنشطة ذات الصلة وحساب مؤشرات الجدول في ALU وحتى استخدامها في أجزاء أخرى من المعالجات. يمكن بناؤها للعديد من التمثيلات العددية مثل زيادة -3 أو نظام عشري ثنائي. تصنف الأفعى أساسًا إلى نوعين: نصف الأفعى والأفعى الكامل.

ما هي نصف الأفعى والدائرة الكاملة؟

تحتوي دائرة نصف الأفعى على مدخلين: A و B ، اللذان يضيفان رقمين للإدخال وينشئان حملًا ومجموعًا. تحتوي دائرة الأفعى الكاملة على ثلاثة مدخلات: A و C ، والتي تضيف ثلاثة أرقام إدخال وتنتج حمل ومجموع. تقدم هذه المقالة معلومات مفصلة حول الغرض من نصف الأفعى و الأفعى الكامل في أشكال جداول وحتى في مخططات الدوائر أيضًا. لقد سبق ذكر أن الغرض الرئيسي والأساسي من الإضافات هو الإضافة. فيما يلي التفاصيل نصف الأفعى والنظرية الكاملة.

نصف الأفع الأساسي والأفع الكامل

نصف الأفعى

لذلك ، عند الوصول إلى سيناريو نصف الأفعى ، فإنه يضيف رقمين ثنائيين حيث يتم تسمية بتات الإدخال على أنها إضافة وإضافة وستكون النتيجة ناتجين أحدهما هو المجموع والآخر يحمل. لإجراء عملية الجمع ، يتم تطبيق XOR على كل من المدخلات ، ويتم تطبيق AND gate على كلا المدخلين لإنتاج الحمل.

مخطط وظيفي HA

بينما في دارة الأفعى الكاملة ، تضيف 3 أرقام من بت واحد ، حيث يمكن الإشارة إلى اثنتين من البتات الثلاثة على أنها معاملات والآخر يسمى بتات محمولة. الناتج الناتج هو 2 بت الإخراج ويمكن الرجوع إليها كما تحمل الناتج والمبلغ.

باستخدام نصف adder ، يمكنك تصميم إضافة بسيطة بمساعدة بوابات منطقية.

دعونا نرى مثالاً لإضافة بتتين مفردتين.

2 بت نصف جدول الحقيقة الأفعى على النحو التالي:

نصف الحقيقة الأفعى الجدول

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

هذه هي أقل مجموعات أحادية بت ممكنة. لكن نتيجة 1 + 1 هي 10 ، يجب إعادة كتابة نتيجة المجموع كمخرج 2 بت. وبالتالي ، يمكن كتابة المعادلات كـ

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

تم تنفيذ الإخراج '1’ من' 10. 'SUM' هو الناتج الطبيعي و 'CARRY' هو التنفيذ.

لقد تم الآن توضيح أنه يمكن تنفيذ إعلان 1 بت بسهولة بمساعدة بوابة XOR لإخراج 'SUM' وبوابة AND لـ 'Carry'.

على سبيل المثال ، عندما نحتاج إلى إضافة 2 بايت 8 بت معًا ، فيمكن تنفيذه باستخدام دائرة منطقية كاملة الأعلاف. يعتبر نصف الأفعى مفيدًا عندما تريد إضافة كميات من رقم ثنائي.

تتمثل إحدى طرق تطوير مضاربات الأرقام الثنائية في إنشاء جدول حقيقة وتقليله. عندما تريد عمل جامع مكون من ثلاثة أرقام ، يتم تنفيذ عملية إضافة الأفعى النصفية مرتين. بطريقة مماثلة ، عندما تقرر عمل جامع مكون من أربعة أرقام ، يتم تنفيذ العملية مرة أخرى. مع هذه النظرية ، كان من الواضح أن التنفيذ بسيط ، لكن التطوير عملية تستغرق وقتًا طويلاً.

يستخدم أبسط تعبير دالة OR الحصرية:

المجموع = أ XOR ب

حمل = أ وب

مخطط منطقي HA

والتعبير المكافئ من حيث الأساسيات AND و OR و NOT هو:

SUM = A.B + A.B '

كود VHDL لنصف الأفعى

هكتار الكيان

المنفذ (أ: في STD_LOGIC
ب: في STD_LOGIC
شا: خارج STD_LOGIC
تشا: خارج STD_LOGIC)
نهاية هكتار

العمارة السلوكية للدائرة أعلاه

يبدأ
شا<= a xor b
لا<= a and b
نهاية السلوك

نصف رقم IC

يمكن تنفيذ نصف الأفعى من خلال الدوائر المتكاملة ذات المنطق الرقمي CMOS عالية السرعة مثل سلسلة 74HCxx التي تتضمن SN74HC08 (7408) و SN74HC86 (7486).

نصف حدود الأفعى

السبب الرئيسي لاستدعاء هذه الإضافات الثنائية مثل Half Adders هو أنه لا يوجد نطاق لتضمين بت الحمل باستخدام بت سابق. لذلك ، هذا هو القيد الرئيسي لـ HAs التي كانت تستخدم مرة واحدة مثل الأفعى الثنائية خاصة في مواقف الوقت الفعلي التي تتضمن إضافة عدة وحدات بت. لذلك يمكن التغلب على هذا القيد باستخدام الإضافات الكاملة.

الأفعى الكامل

يصعب تنفيذ هذا الأفعى عند مقارنته بنصف الأفعى.

مخطط وظيفي كامل الأفعى

الفرق بين الأفعى النصفي والإضافي الكامل هو أن الأفعى الكامل لديه ثلاثة مدخلات ومخرجات ، في حين أن نصف الأفعى لديه مدخلان ومخرجان فقط. أول مدخلين هما A و B والمدخل الثالث عبارة عن مدخلات تحمل على أنها C-IN. عندما يتم تصميم منطق الأفعى الكامل ، تقوم بجمع ثمانية منهم معًا لإنشاء جامع على مستوى البايت وتسلسل بت الحمل من أحد الأعلاف إلى التالي.

جدول الحقيقة FA

تم تعيين حمل الإخراج على أنه C-OUT ويتم تمثيل الإخراج العادي كـ S وهو 'SUM'.

مع ما سبق جدول الحقيقة الأفعى الكامل ، يمكن فهم تنفيذ دارة الأفعى الكاملة بسهولة. يتم إنتاج SUM 'S' في خطوتين:

1. عن طريق XORing المدخلات المقدمة 'أ' و 'ب'
2. ثم يتم XORed نتيجة A XOR B مع C-IN

هذا يولد SUM و C-OUT صحيحًا فقط عندما يكون أي من المدخلات الثلاثة مرتفعًا ، ثم C-OUT سيكون مرتفعًا. لذلك ، يمكننا تنفيذ دارة الأفعى الكاملة بمساعدة دائرتين نصفيتين. في البداية ، سيتم استخدام نصف الأفعى لإضافة A و B لإنتاج مجموع جزئي ويمكن استخدام منطق الأفعى النصف الثاني لإضافة C-IN إلى المجموع الناتج عن نصف الأفعى الأول للحصول على ناتج S النهائي.

إذا كان أي من منطق نصف adder ينتج حملًا ، فسيكون هناك حمل إخراج. لذا ، فإن C-OUT ستكون دالة أو لمخرجات كاري نصف الأفعى. ألق نظرة على تنفيذ دائرة الأفعى الكاملة الموضحة أدناه.

مخطط منطقي كامل الأفعى

يمكن تنفيذ مخططات منطقية أكبر باستخدام منطق الأفعى الكامل أعلاه ، حيث يتم استخدام رمز أبسط في الغالب لتمثيل العملية. الموضح أدناه هو تمثيل تخطيطي أبسط لعلاقة كاملة ذات بت واحد.

باستخدام هذا النوع من الرموز ، يمكننا جمع بتتين معًا ، مع أخذ الحمل من الترتيب التالي من حيث الحجم ، وإرسال حمل إلى الترتيب الأعلى التالي من حيث الحجم. في الكمبيوتر ، من أجل عملية متعددة البت ، يجب تمثيل كل بت بواسطة أداة ربط كاملة ويجب إضافتها في وقت واحد. وبالتالي ، لإضافة رقمين من 8 بتات ، سوف تحتاج إلى 8 إضافات كاملة يمكن تشكيلها عن طريق تتابع اثنين من الكتل 4 بت.

نصف الأفعى والأفعى الكامل باستخدام K-Map

يمكن أيضًا الحصول على مجموع ومخرجات الحمل لنصف الأفعى باستخدام طريقة خريطة Karnaugh (خريطة K). ال نصف الأفعى والتعبير المنطقي الكامل الأفعى يمكن الحصول عليها من خلال K-map. لذلك ، تتم مناقشة خريطة K لهذه الإضافات أدناه.

نصف الأفعى K-map هو

HA K-Map

الأفعى الكامل K-Map هو

FA K-Map

التعبير المنطقي عن SUM و Carry

يمكن تحديد التعبير المنطقي لمجموع (S) بناءً على المدخلات المذكورة في الجدول.

= A’B’Cin + A ’B CCin’ + A B’Cin ’+ AB Cin
= Cin (A’B ’+ AB) + Cin’ (A’B + A B ’)
= Cin EX-OR (A EX-OR B)
= (1،2،4،7)

يمكن تحديد التعبير المنطقي للحمل (Cout) بناءً على المدخلات المذكورة في الجدول.

= A’B Cin + AB’Cin + AB Cin ’+ ABCin
= AB + BCin + ACin
= (3 ، 5 ، 6 ، 7)

مع جداول الحقيقة المذكورة أعلاه ، يمكن الحصول على النتائج والإجراء هو:

تجمع الدائرة التوافقية بين البوابات المختلفة في الدائرة حيث يمكن أن تكون أداة تشفير أو وحدة فك ترميز أو معدد الإرسال ومزيل تعدد الإرسال . خصائص الدوائر التوافقية هي كما يلي.

• يعتمد الإخراج في أي لحظة زمنية فقط على المستويات الموجودة في محطات الإدخال.
• لا يستخدم أي ذاكرة. ليس لحالة الإدخال السابقة أي تأثير على الحالة الحالية للدائرة.
• يمكن أن تحتوي على أي عدد من المدخلات وعدد م من المخرجات.

ترميز VHDL

ترميز VHDL للإعلان الكامل تشمل ما يلي.

الكيان full_add هو

المنفذ (أ: في STD_LOGIC
ب: في STD_LOGIC
سينما: في STD_LOGIC
المجموع: من STD_LOGIC
cout: خارج STD_LOGIC)
النهاية full_add

سلوك العمارة full_add هو

المكون هكتار هو
المنفذ (أ: في STD_LOGIC
ب: في STD_LOGIC
شا: خارج STD_LOGIC
تشا: خارج STD_LOGIC)
المكون النهائي
إشارة s_s ، c1 ، c2: STD_LOGIC
يبدأ
HA1: خريطة منفذ ha (a، b، s_s، c1)
HA2: خريطة ميناء ha (s_s، cin، sum، c2)
كلفة<=c1 or c2
نهاية السلوك

ال الفرق بين الأفعى النصف والأفعى الكامل هو أن الأفعى النصف ينتج النتائج ويستخدم الأفعى الكامل نصف الأفعى لإنتاج بعض النتائج الأخرى. وبالمثل ، في حين أن Full-Adder عبارة عن نصفين ، فإن Full-Adder هي الكتلة الفعلية التي نستخدمها لإنشاء الدوائر الحسابية.

حمل أفعى Lookahead

في مفهوم دارات أفعى حمل التموج ، فإن البتات الضرورية للإضافة متاحة على الفور. في حين أن كل قسم adder يحتاج إلى الاحتفاظ بوقته لوصول الحمل من كتلة adder السابقة. لهذا السبب ، يستغرق الأمر وقتًا أطول لإنتاج SUM و CARRY حيث ينتظر كل قسم في الدائرة وصول المدخلات.

على سبيل المثال ، لتسليم الإخراج للكتلة n ، فإنه يحتاج إلى تلقي مدخلات من (n-1) الكتلة. ويطلق على هذا التأخير في المقابل تأخر الانتشار.

للتغلب على التأخير في أفعى التموج ، تم تقديم أفعى محمول. هنا ، باستخدام أجهزة معقدة ، يمكن تقليل تأخير الانتشار. يوضح الرسم البياني أدناه أفعى محمول باستخدام أدوات الإضافة الكاملة.

حمل Lookahead باستخدام الأفعى الكاملة

جدول الحقيقة ومعادلات الإخراج المقابلة هي

معادلة نشر الحمل هي Pi = Ai XOR Bi ومولد الحمل هو Gi = Ai * Bi. باستخدام هذه المعادلات ، يمكن تمثيل معادلات الجمع والحمل على شكل

SUM = Pi XOR Ci

Ci + 1 = Gi + Pi * Ci

يسلم Gi فقط عندما يكون كل من المدخلات Ai و Bi 1 دون مراعاة حمل الإدخال. يرتبط Pi بانتشار الحمل من Ci إلى Ci + 1.

الفرق بين نصف الأفعى والأفع الكامل

ال الفرق بين نصف adder وجدول adder الكامل هو مبين أدناه.

ال الاختلافات الرئيسية بين الأفعى النصفية والأفعى الكاملة تناقش أدناه.

• يولد نصف الأفعى المجموع والحمل عن طريق إضافة مدخلين ثنائيين بينما يستخدم الأفعى الكامل لتوليد المجموع والحمل عن طريق إضافة ثلاثة مدخلات ثنائية. كلا من الأفعى النصفية وبنية الأجهزة الكاملة الأفعى ليست هي نفسها.
• الميزة الرئيسية التي تميز HA & FA هي أنه في HA لا توجد مثل هذه الصفقة لاعتبار الإضافة الأخيرة تحمل مثل مدخلاتها. ولكن ، يحدد FA موقع عمود إدخال معين مثل Cin للنظر في بتة حمل الإضافة الأخيرة.
• سيُظهر العارضان فرقًا بناءً على المكونات المستخدمة في الدائرة لبناءها. تم تصميم المضافات النصفية (HA's) بمزيج من بوابتين منطقيتين مثل AND & EX-OR بينما تم تصميم FA بمزيج من ثلاثة بوابات AND واثنتين XOR وواحدة OR.
• بشكل أساسي ، تعمل HA على مدخلين إلى اثنين من 1 بت ، بينما تعمل FA على ثلاثة مدخلات من 1 بت. يستخدم Half adder في الأجهزة الإلكترونية المختلفة لتقييم الإضافة بينما يستخدم الأفعى الكامل في المعالجات الرقمية لإضافة بت طويل.
• أوجه التشابه في هذين الملحقين هي أن كل من HA و FA عبارة عن دوائر رقمية اندماجية ، لذلك لا تستخدم أي عنصر ذاكرة مثل الدوائر المتسلسلة. هذه الدوائر ضرورية للعملية الحسابية لتوفير إضافة العدد الثنائي.

تنفيذ كامل للأفعى باستخدام نصف الأفعى

يمكن تنفيذ FA من خلال اثنين من الاضافات النصفية المتصلة منطقيًا. يمكن عرض مخطط الكتلة لهذا أدناه والذي يخبرنا عن اتصال FA باستخدام نصفين.
معادلات الجمع والحمل من الحسابات السابقة هي

S = A 'B' Cin + A 'BC' في + ABCin

Cout = AB + ACin + BCin

يمكن كتابة معادلة المجموع كـ.

Cin (A’B ‘+ AB) + C‘ in (A’B + A B ’)

إذن ، Sum = Cin EX-OR (A EX-OR B)

سين (A EX-OR B) + C’in (A EX-OR B)

= Cin EX-OR (A EX-OR B)

يمكن كتابة Cout على النحو التالي.

COUT = AB + ACin + BCin.

COUT = AB + + خيبات الأمل BCIN (A + A)

= ABCin + AB + ACin + A 'B Cin

= AB (1 + Cin) + ACin + A 'B Cin

= A B + ACin + A 'B Cin

= AB + ACin (B + B ’) + A’ B Cin

= ABCin + AB + A’B Cin + A 'B Cin

= AB (Cin + 1) + A B Cin + A 'B Cin

= AB + AB 'Cin + A' B Cin

= AB + Cin (AB ’+ A’B)

لذلك ، COUT = AB + Cin (A EX-OR B)

اعتمادًا على المعادلتين والمعادلتين المذكورتين أعلاه ، يمكن تنفيذ دائرة FA بمساعدة اثنين من HAs وبوابة OR. الرسم البياني لدائرة أفعى كامل مع اثنين من الاضافات النصفية موضح أعلاه.

الأفعى الكاملة باستخدام نصفين

تصميم الأفعى الكامل باستخدام NAND Gates

بوابة NAND هي نوع واحد من البوابات العامة ، تُستخدم لتنفيذ أي نوع من التصميم المنطقي. يتم عرض دائرة FA مع مخطط بوابات NAND أدناه.

FA باستخدام NAND Gates

FA عبارة عن أداة ربط سهلة من بت واحد ، وإذا كنا نرغب في تنفيذ إضافة n-bit ، فعندئذٍ n لا. يجب استخدام FAs ذات بت واحد في تنسيق الاتصال التعاقبي.

مزايا

ال مزايا الأفعى النصفية والجماع الكامل تشمل ما يلي.

• الغرض الأساسي من نصف الأفعى هو إضافة رقمين من بت واحد
• تمتلك الإضافات الكاملة القدرة على إضافة بتة حمل وهي الناتجة عن الإضافة السابقة
• مع الأفعى الكامل ، يمكن تنفيذ الدوائر الحاسمة مثل الأفعى ، ومضاعف الإرسال ، والعديد من الدوائر الأخرى
• دوائر الأفعى الكاملة تستهلك الحد الأدنى من الطاقة
• تتمثل مزايا الأفعى الكامل على نصف الأفعى في أنه يتم استخدام الأفعى الكامل للتغلب على عيب الأفعى النصف لأن نصف الأفعى يستخدم بشكل أساسي لإضافة رقمين من 1 بت. نصف الأفعى لا تضيف لقمة الحمل ، لذلك للتغلب على هذا الافعى الكامل يعمل. في الأفعى الكامل ، يمكن إضافة ثلاث بتات ويولد ناتجين.
• تصميم الإضافات بسيط وهو لبنة أساسية بحيث يمكن فهم إضافة بت واحد بسهولة.
• يمكن تحويل هذا الأفعى إلى نصف مطروح عن طريق إضافة عاكس.
• باستخدام جامع كامل ، يمكن الحصول على مخرجات عالية.
• سرعة عالية
• قوي جدا لتزويد مقياس الجهد

سلبيات

ال مساوئ الأفعى النصف والأفعى الكامل تشمل ما يلي.

• بالإضافة إلى ذلك ، لا يمكن استخدام الأفعى النصفية قبل الحمل ، لذلك فهي غير قابلة للتطبيق على إضافة بتات متعددة.
• للتغلب على هذا العيب ، من الضروري FA لإضافة ثلاثة 1 بت.
• بمجرد استخدام FA في شكل سلسلة مثل RA (Ripple Adder) ، يمكن تقليل قدرة محرك الإخراج.

التطبيقات

تشمل تطبيقات نصف الأفعى والأفعى الكامل ما يلي.

• يمكن عمل إضافة binary bits بواسطة نصف adder باستخدام ALU داخل الكمبيوتر لأنه يستخدم adder.
• يمكن استخدام تركيبة الأفعى النصفية لتصميم دائرة أفعى كاملة.
• تُستخدم أدوات الجمع النصفية في الآلات الحاسبة ولقياس العناوين وكذلك الجداول
• تستخدم هذه الدوائر للتعامل مع التطبيقات المختلفة داخل الدوائر الرقمية. في المستقبل ، تلعب دورًا رئيسيًا في الإلكترونيات الرقمية.
• تُستخدم دائرة FA كعنصر في العديد من الدوائر الكبيرة مثل Ripple Carry Adder. يضيف هذا الأفعى عدد البتات في وقت واحد.
• تستخدم FAs في وحدة المنطق الحسابي (ALU)
• يتم استخدام FAs في التطبيقات المتعلقة بالرسومات مثل GPU (وحدة معالجة الرسومات)
• يتم استخدامها في دائرة الضرب لتنفيذ عملية الضرب.
• في جهاز الكمبيوتر ، لإنشاء عنوان الذاكرة وبناء نقطة مضادة للبرنامج نحو التعليمات اللاحقة ، يتم استخدام وحدة المنطق الحسابي باستخدام عناصر الإضافة الكاملة.

وهكذا ، كلما تمت إضافة رقمين ثنائيين ، تتم إضافة الأرقام في البداية أقل البتات. يمكن تنفيذ هذه العملية من خلال نصف adder لأن أبسط n / w يسمح بإضافة رقمين من 1 بت. مدخلات هذا الأفعى هي الأرقام الثنائية بينما المخرجات هي المجموع (S) والحمل (C).

عندما يتم تضمين عدد الأرقام ، يتم استخدام شبكة HA ببساطة لتوصيل أقل الأرقام ، حيث لا يمكن لـ HA إضافة رقم الحمل من الفئة السابقة. يمكن تعريف الأفعى الكامل بأنه أساس جميع الأجهزة الحسابية الرقمية. يستخدم هذا لإضافة ثلاثة أرقام مكونة من رقم واحد. يتضمن هذا adder ثلاثة مدخلات مثل A و B و Cin بينما المخرجات هي Sum و Cout.

المفاهيم ذات الصلة

ال المفاهيم المتعلقة بنصف الأفعى والأفعى الكامل فقط لا تلتزم بغرض واحد. لديهم استخدام واسع في العديد من التطبيقات وقد تم ذكر عدد قليل من التطبيقات ذات الصلة:

• نصف الأفعى والأجمع الكامل رقم IC
• تطوير الأفعى 8 بت
• ما هي احتياطات نصف الأفعى؟
• جافا الصغير من تموج كاري الأفعى

لذلك ، هذا كل شيء عن نصف الأفعى والنظرية الكاملة إلى جانب جداول الحقيقة والمخططات المنطقية ، يظهر أيضًا تصميم الأفعى الكامل باستخدام نصف دائرة الأفعى. كثير من ال نصف الأفعى والأفعى الكامل pdf الوثائق المتاحة لتقديم معلومات متقدمة عن هذه المفاهيم. علاوة على ذلك من المهم أن تعرف كيف يتم تنفيذ adder كامل 4 بت ؟