يشير المصطلح VLSI إلى 'تقنية تكامل واسعة النطاق جدًا' والتي تتضمن تصميم دوائر متكاملة (ICs) من خلال الجمع بين آلاف الترانزستورات منطقيا في شريحة واحدة من قبل دوائر منطقية مختلفة . تعمل هذه الدوائر المتكاملة في النهاية على تقليل مساحة الدائرة المشغولة عند مقارنتها بالدوائر ذات الدوائر المتكاملة التقليدية. تعد القوة الحاسوبية واستخدام الفضاء من التحديات الرئيسية لتصميم VLSI. يفتح تنفيذ مشاريع VLSI مهنة صعبة ومشرقة للطلاب وكذلك الباحثين. بعض المجالات الشائعة الجديدة في VLSI هي مصفوفة البوابة القابلة للبرمجة الميدانية تطبيقات (FPGA) وتصميمات ASIC و SOCs. فيما يلي قائمة ببعض مشاريع VLSI للطلاب الذين يبحثون بجدية عن مشاريع في هذا المجال. تتناول هذه المقالة نظرة عامة على مشاريع VLSI على أساس FPGA و Xilinx و IEEE و Mini و Matlab وما إلى ذلك مذكورة أدناه. هذه المشاريع مفيدة جدًا لطلاب الهندسة وطلاب M.tech.
مشاريع VLSI لطلاب الهندسة
تتم مناقشة مشاريع VLSI مع ملخصات لطلاب هندسة الإلكترونيات أدناه.
مشاريع VLSI
1). تحويل المويجة المنفصلة على أساس الرفع ثلاثي الأبعاد
يساعد هذا المشروع في توفير صور عالية الدقة باستخدام ترميز الصورة دون فقد بياناتها. لتحقيق ذلك ، تنفذ هذه العملية مرشح رفع اعتمادًا على تحويل بنية VLSI المويجة المنفصلة ثلاثية الأبعاد.
2). تصميم SFQ Multiplier بـ 4 بت بكفاءة من خلال أجهزة عالية السرعة
يستخدم هذا المشروع بشكل أساسي لتنفيذ برنامج تشفير مقصورة معدل (MBE) مع 4 بتات على أساس SFQ مضاعف . يوفر هذا المضاعف أداءً جيدًا عند مقارنته بجهاز تشفير الكابينة التقليدي. يستخدم هذا المشروع بشكل أساسي في تطبيقات التأخير الحرج.
3). معالج التشفير المستخدم في البطاقات الذكية ذات المساحة الفعالة
يستخدم هذا المشروع لتنفيذ ثلاث خوارزميات تشفير مدعومة بكل من المفاتيح الخاصة والعامة المستخدمة في بطاقة ذكية تطبيقات لتوفير بيانات وتحقق آمن للمستخدم تواصل .
4). مُضاعِف عالي السرعة أو منخفض الطاقة مع طريقة قمع طاقة زائفة
يقوم هذا النظام المقترح بتصفية الإشارات الخاطئة عديمة الفائدة للوحدات الحسابية لتجنب نقل البيانات غير الضروري والذي لا يؤثر على نتائج الحوسبة الأخيرة. يستخدم هذا النظام طريقة SPST للمضاعفات لتحقيق نقل بيانات منخفض الطاقة وعالي السرعة.
5). ضغط وإلغاء ضغط خوارزمية البيانات غير المفقودة
يتم تنفيذ هذا المشروع بشكل أساسي لهندسة الأجهزة ذات المرحلتين اعتمادًا على ميزة خوارزمية PDLZW (Parallel Dictionary LZW) بالإضافة إلى خوارزمية من نوع Adaptive Huffman والتي يتم استخدامها لكل من تطبيقات ضغط البيانات بدون فقدان البيانات وإلغاء الضغط بدون فقدان.
6). بنية وحدة فك الشفرة Turbo ذات التعقيد المنخفض لشبكات WSN الموفرة للطاقة
يستخدم النظام المقترح لتقليل إجمالي استهلاك الطاقة خلال نقل البيانات لشبكات WSN من خلال خوارزمية التحلل لـ LUT-Log-BCJR إلى عمليات ACS الأساسية (إضافة مقارنة حدد).
7). بنية VLSI لإزالة الضوضاء النبضية للصورة بكفاءة
يستخدم هذا النظام المقترح بشكل أساسي لتحسين جودة الصورة بصريًا لتجنب فرص التلف بسبب الضوضاء النبضية لتنفيذ بنية VLSI فعالة بمساعدة مرشح الحفاظ على الحواف.
8). هندسة المعالج داخل الذاكرة المستخدم لضغط الوسائط المتعددة
يوفر هذا النظام المقترح بنية منخفضة التعقيد لـ المعالج في الذاكرة لدعم تطبيقات الوسائط المتعددة مثل ضغط الصور والفيديو من خلال تطبيق تعليمات فردية هائلة ومفاهيم بيانات متعددة وكلمة تعليمات.
9). تقنية مزامنة التوقيت مع معدل الرموز لأنظمة OFDM اللاسلكية ذات الطاقة المنخفضة
يستخدم هذا النظام المقترح بشكل أساسي لتحسين عمل OFDM اللاسلكي (قسم التردد المتعامد مضاعفة ) من خلال تقليل قوة النطاق الأساسي بأكمله بمساعدة ساعة مولد كهرباء مع وحدة تحكم توقيت العينة القابلة للضبط والديناميكية.
10). تطبيق المضاعف القائم على الطاقة المنخفضة والعالية السرعة باستخدام SPST Adder & Verilog
يستخدم هذا المشروع لتصميم MAC منخفض الطاقة وعالي السرعة (مُضاعِف ومُراكم) من خلال قبول طريقة القمع الخاطئ للطاقة على MBE (مشفر الكابينة المعدل). باستخدام هذا التصميم ، يمكن تجنب تبديد الطاقة للتبديل بالكامل.
11). تصميم وتنفيذ معالج الروبوت عن طريق تمكين مكافحة التصادم بتقنية RFID
يستخدم النظام المقترح بشكل أساسي في تنفيذ معالج روبوت مضاد للتصادم لتجنب الاصطدام المادي للروبوتات في بيئة الروبوتات المتعددة. يتم تنفيذ هذه الخوارزمية بشكل أساسي باستخدام تقنية VHDL و RFID.
12). تصميم الدوائر المنطقية بكفاءة الطاقة باستخدام طريقة Adiabatic
يوضح هذا النظام تصميم الدوائر المنطقية بكفاءة باستخدام طريقة ثابت الحرارة عند مقارنتها من خلال تصميم CMOS التقليدي بمساعدة الدوائر التي تستخدم بوابات NAND و NOR . باستخدام الطريقة الثابتة ، يمكن تقليل تبديد الطاقة داخل الشبكة وكذلك إعادة تدوير الطاقة المخزنة داخل مكثف الحمل.
3). نظام تشفير لتحسين سرعة الحوسبة للنظام
الهدف الرئيسي لهذا المشروع هو تعزيز أمن نقل البيانات لتحسين سرعة الحوسبة من خلال تنفيذ خوارزمية AES باستخدام FPGA. لذلك ، يمكن إجراء هذه المحاكاة وكذلك التصميم الرياضي بمساعدة كود VHDL.
14). كتلة IP لـ AHM أو ناقل متقدم عالي الأداء
يستخدم هذا المشروع بشكل أساسي لتصميم بنية متطورة متحكم Bus (AMB) باستخدام AHBN (ناقل متقدم عالي الأداء). يمكن تصميم هذا المشروع برمز VHDL من خلال تنفيذ الكتل مثل master & save.
15). جهاز الإرسال والاستقبال متعدد الأوضاع القائم على DSM مع قنوات متعددة
يستخدم هذا النظام بشكل أساسي لتصميم بنية جهاز إرسال واستقبال متعدد الوسائط وقنوات RF متعددة مع مُعدِّل Delta-Sigma. يستخدم هذا النظام المقترح لغة VHDL لتنفيذ بنيتين.
16). مكثف تبديل الخروج باستخدام وضع النقل غير المتزامن
باستخدام هذا المشروع ، يمكن تصميم مفتاح خروج المغلوب على أساس النقل غير المتزامن بمساعدة أدوات مثل VHS و VHDL. يمكن استخدام مفتاح الضربة القاضية هذا في شبكات حزمة الدائرة الظاهرية بالإضافة إلى تطبيقات مخطط البيانات.
17). التوليف السلوكي للدارات غير المتزامنة
يستخدم هذا المشروع بشكل أساسي لتوفير تقنية التخليق السلوكي المستخدمة في الدوائر غير المتزامنة. كل من القوالب مثل balsa والتطبيقات غير المتزامنة هي العناصر الرئيسية في التصميم.
18). AMBA Design باستخدام وحدة تحكم الذاكرة المتوافقة لـ AHB
يستخدم هذا المشروع لتصميم MC (وحدة تحكم في الذاكرة) اعتمادًا على AMBA (هندسة ناقل متحكم متقدم) للتحكم في ذاكرة النظام باستخدام الذاكرة الرئيسية مثل SRAM و ROM.
19). تنفيذ حمل شجرة الأفعى
يُطلق على أفعى شجرة الحمل بناءً على تصميم VLSI كأفضل إضافات أداء على عكس الإضافات الثنائية المعتادة. الإضافات التي يتم تنفيذها من خلال هذا المشروع هي الأشجار الممتدة ، وحجر kogge ، وأحجار kogge المتناثرة.
20). CORDIC تصميم قائم على دوران زاوية ثابتة
المفهوم الرئيسي لهذا النظام المقترح هو تحويل المتجهات باستخدام زوايا ثابتة. هذه الزوايا ضرورية للألعاب والروبوتات معالجة الصورة ، إلخ. باستخدام هذا المشروع ، يمكن تحقيق الدوران المتجه باستخدام زوايا محددة من خلال تصميم CORDIC (تنسيق الكمبيوتر الرقمي للتناوب).
21). تصميم مرشح FIR مع الحساب الموزع لجدول البحث
هذا النظام المقترح يعزز بشكل رئيسي مرشح FIR الأداء من خلال تصميمه باستخدام الحساب الموزع لجدول بحث ثلاثي الأبعاد بدلاً من المضاعف. لذلك يمكن تنفيذ هذا التصميم باستخدام برامج مثل FPGA و Xilinx.
22). المزالج النبضية الدفع والسحب ذات السرعة العالية والطاقة المنخفضة المشروطة
يستخدم هذا المشروع لتنفيذ مزلاج نبضية موفرة للطاقة وعالية الأداء تستخدم أساسًا لأنظمة VLSI باستخدام طوبولوجيا جديدة. لأن هذا الهيكل يعتمد بشكل أساسي على مرحلة نهائية دفع - سحب مدفوعة باستخدام مسارين فاصلين عبر مولد نبض شرطي.
23). الهندسة المعمارية VLSI المبرمج الحسابي في SPIHT
يعزز هذا النظام المقترح إنتاجية طريقة الترميز الحسابي في تقسيم المجموعة في ضغط صور الأشجار المتسلسلة (SPIHT) باستخدام بنية عالية السرعة تعتمد على FPGA.
24). قمع ضوضاء إشارة ECG بناءً على FPGA
يستخدم هذا المشروع لاحتواء الضوضاء داخل إشارات تخطيط القلب من خلال مرشحين متوسطين بأحجام نقاط عينة 91 و 7 على التوالي. لذلك يمكن تحقيق هذه العملية من خلال تنفيذ تصميم FPGA على أساس كود VHDL.
25). معالج تحجيم الصور عالي الأداء القائم على VLSI بتكلفة منخفضة
يستخدم هذا المشروع لتنفيذ خوارزمية لمعالج تحجيم الصورة على أساس VLSI مع ذاكرة أقل وأداء عالٍ. يحتوي تصميم النظام المقترح بشكل أساسي على الجمع بين عوامل التصفية والأساليب الديناميكية القابلة لإعادة التكوين ومشاركة الأجهزة لتقليل التكلفة.
26). تصميم معماري للمصفوفة الانقباضية وتنفيذها بكفاءة
المفهوم الرئيسي لهذا المشروع هو تصميم نموذج الأجهزة المستخدم لمضاعف الصفيف الانقباضي. يمكن استخدام هذه المجموعة بشكل أساسي لتنفيذ الضرب الثنائي بمساعدة منصة VHDL. يمكن تنفيذ تصميم النظام المقترح باستخدام برنامجي FPGA & Isim.
27). تصميم وتوليف QPSK باستخدام كود VHDL
QPSK هي إحدى طرق التعديل الرئيسية. تستخدم هذه الطريقة في تطبيقات الراديو عبر الأقمار الصناعية. يمكن تنفيذ تقنية التعديل هذه من خلال بوابات منطقية عكسية. يمكن تصميم تقنية QPSK بمساعدة كود VHDL.
28). تصميم وتنفيذ وحدة التحكم DDR SDRAM بسرعة عالية
يستخدم النظام المقترح لتصميم وحدة تحكم DDR SDRAM لنقل بيانات الاندفاع اعتمادًا على السرعة العالية لمزامنة هذه البيانات بين دوائر النظام المضمن و DDR SDRAM. باستخدام لغة VHDL ، يمكن تطوير الكود.
29). تصميم وتنفيذ معالجات RISC 32 بت
المفهوم الرئيسي لهذا المشروع هو تنفيذ 32 بت RISC (كمبيوتر مجموعة التعليمات المخفضة) بمساعدة أداة مثل XILINK VIRTEX4. في هذا المشروع ، تم تصميم 16 مجموعة تعليمات في أي مكان يمكن فيه تنفيذ كل تعليمات في دورة CLK واحدة باستخدام طريقة الأنابيب ذات الخمس مراحل.
30). تنفيذ جسر الحافلات بين AHB و OCP
يستخدم النظام المقترح لتصميم جسر للحافلات بين بروتوكولين هما المشترك والقياسي. تحظى بروتوكولات الاتصال مثل AHB (ناقل متقدم عالي الأداء) و OCP (بروتوكول Open Core) بشعبية كبيرة وتستخدم في تطبيقات SoC (النظام على الرقاقة) .
أفكار مشاريع VLSI لطلاب الهندسة
قائمة مشاريع VLSI القائمة على FPGA و MatLab و IEEE و Mini Projects لطلاب الهندسة مدرجة أدناه.
مشاريع VLSI لطلاب M. Tech
تتضمن قائمة مشاريع VLSI القائمة على M. Tech Student ما يلي.
- تصميم خلية ذاكرة I0T فعال في المنطقة وموثوق للغاية يعتمد على RHBD في تطبيقات الفضاء
- كاشف الطور بنصف معدل متعدد المستويات يُستخدم لدارات CLK واستعادة البيانات
- مقارنة مع طاقة منخفضة وسرعة عالية تستخدم للتطبيقات الدقيقة
- مترجم مستوى الجهد المسور مع معدد عالي الأداء ومتكامل
- الأفعى الثلاثية القائمة على CNTFET ذات الأداء العالي
- تصميم مقارنة الحجم مع طاقة منخفضة
- تصميم بوابة المنطق العتبة مع الوضع الحالي لتحليل التأخير
- تصميم أجهزة فك الشفرات ذات الخط المنطقي المختلط بطاقة منخفضة وعالية الأداء
- تصميم اختبار منطق اتفاقية النوم
- محول مستوى الجهد لتطبيقات الإمداد المزدوج بسرعة عالية وكفاءة في استهلاك الطاقة
- تصميم وتحليل مقارنة بذيل مزدوج منخفض الطاقة ومنخفضة الجهد
- تصميم Flip-Flop استنادًا إلى نبضات المشغلة بطاقة منخفضة باستخدام طريقة تغذية الإشارة
- تصميم دوائر فعال يعتمد على FETs القابلة لإعادة التكوين في وقت التشغيل
- تصميم مقارنة الحجم مع طاقة منخفضة
- تحليل التأخير لتصميمات البوابة المنطقية مع عتبة الوضع الحالي
ال مشاريع VLSI القائمة على FPGA لطلاب الهندسة و CMOS VLSI تصميم المشاريع الصغيرة هي واردة ادناه.
- تصميم وتوصيف الدوائر المقواة SEU لـ FPGA على أساس SRAM
- تصميم طرفية CMOS هجين يعتمد على Memristor وتطبيق محتمل يستخدم في FPGA
- تنفيذ FPGA القائم على أجهزة الاستشعار بالموجات فوق الصوتية لقياس المسافة
- تنفيذ FPGA لـ Booth Multiplier مع Spartan6 FPGA
- تحويل الموجة المنفصلة على أساس الرفع باستخدام Spartan3 FPGA
- وحدة تحكم ARM في الروبوتات باستخدام FPGA
- UART القائم على FPGA مع قنوات متعددة
- قمع ضوضاء إشارة تخطيط القلب باستخدام FPGA
- تطبيق FPGA القائم على UTMI وطبقة بروتوكول USB 2.0
- تنفيذ مرشح متوسط مع Spartan3 FPGA
- تنفيذ خوارزمية AES لـ FPGA
- نظام التنبيه الأمني على أساس الموافقة المسبقة عن علم لتنفيذ FPGA مع Spartan 3an
- تنفيذ FPGA لتصميم وحدة التحكم لأنظمة الاستشعار عن بعد
- مجموعة معالجة الصور لـ FPGA باستخدام تصفية الصور للخطية والصرفية
- تطبيق Spartan3 FPGA المستند إلى Medical Fusion Image
القائمة ل مشاريع VLSI المصغرة باستخدام كود VHDL يتضمن ما يلي.
- المقارنة مع السرعة العالية باستخدام VLSI
- مضاعف النقطة العائمة باستخدام VLSI
- تحويل ثنائي إلى رمادي قائم على VLSI
- مرشح رقمي
- CLK Gating على أساس VLSI
- المضاعف الفيدي
- CMOS FF باستخدام VLSI
- بنية المعالج المتوازي باستخدام VLSI
- VLSI قائم على الأفعى الكاملة
- تصميم DRAM / ذاكرة الوصول العشوائي الديناميكية على أساس VLSI
- تخطيط SRAM على أساس VLSI
- معالج الإشارة الرقمية VLSI
- معدد VLSI القائم
- تصميم وحدة MAC على أساس VLSI
- التفاضل القائم على VLSI
- VLSI القائم على FFT أو تحويل فورييه السريع
- بنية تحويل جيب التمام المنفصل على أساس VLSI
- تصميم مضاعف 16 بت باستخدام VLSI19
- تصميم VLSI لمخزن FIFO المؤقت
- مسرع عالي السرعة يعتمد على VLSI
مشاريع VLSI باستخدام MATLAB & Xilinx
تتضمن قائمة مشاريع VLSI القائمة على مشاريع MATLAB و VLSI باستخدام Xilinx ما يلي.
- تصميم وتحليل مودم CDMA باستخدام MATLAB
- تصميم مرشح FIR باستخدام VHDL على تحليل قائم على FPGA و MATLAB
- ModelSim & Matlab أو المحاكاة القائمة على Simulink لنظام هندسة السيارات
- الأفعى المستندة إلى Xilinx مثل Ripple Carry & Carry Skip
- وحدة حسابية على أساس النقطة العائمة 32 بت
- ALU القائم على النقطة العائمة
- يعتمد معالج RISC على 32 بت
- إمكانيات الالتفاف في الكود المتعامد
- آلة بيع تعتمد على Xilinx و Verilog
- إضافات بادئة متوازية تستند إلى Xilinx مع 256 بت
- بروتوكول للمصادقة المتبادلة باستخدام Xilinx
- هيكل الوصول مع دورة واحدة للاختبار المنطقي باستخدام Xilinx
- UTMI وطبقة بروتوكول USB2.0 باستخدام Xilinx
- تكوين ضغط البيانات وإلغاء الضغط باستخدام Xilinx FPGA
- Xilinx 4000 مقرها BIST & Spartan Series على أساس FPGAs
- مرشح IIR يعتمد على MATLAB & VLSI
- مرشح FIR باستخدام MATLAB
مشاريع IEEE
ال قائمة مشاريع IEEE VLSI مدرج أدناه.
- نظام أتمتة المنزل اللاسلكي المستند إلى VLSI باستخدام البلوتوث
- إزالة التشويش النبضي داخل الصورة باستخدام بنية فعالة من VLSI
- هندسة المعالج في الذاكرة لضغط الوسائط المتعددة
- مراقبة نظام درجة الحرارة باستخدام السحابة وإنترنت الأشياء
- تنفيذ نظام OFDM مع IFFT & FFT
- إتلاف تصميم وتنفيذ الكود مع فيريلوج
- التعرف على بصمات الأصابع المستند إلى VHDL باستخدام مرشح Gabor
- إعادة تعيين الوظائف الحسابية باستخدام ذاكرة القراءة فقط (ROM) اعتمادًا على مناهج التقريب
- تحليل كفاءة عالية وأداء منخفض الكثافة لوحدة فك ترميز التحقق من التكافؤ في التطبيقات منخفضة الطاقة
- معماريات FFT مع تغذية إلى الأمام للراديكس الموصّل بالأنابيب -2k
- تصميم Flip-Flops لتطبيقات VLSI باستخدام تقنية CMOS بأداء عالٍ
- تصميم مرشح FIR مع جدول البحث عن طريق الحساب الموزع
- معالج تحجيم الصور المحسن ومنخفض التكلفة المستند إلى VLSI
- تنفيذ وتصميم ASIC لجهاز تشفير وفك تشفير توربو متقدم مع 3GPP LTE
- مزلاج نابض دفع وسحب مع طاقة منخفضة وشرطية عالية السرعة
- المسح المحسن في اختبار المسح منخفض الطاقة
- الهندسة المعمارية VLSI المبرمج الحسابي لـ SPIHT
- تنفيذ VHDL لـ UART
- منظم الجهد القائم على VLSI مع انخفاض التسرب
- تصميم فلاش ADC مع مخطط المقارنة المحسن
- تصميم مضاعف منخفض الطاقة مع نمط منطقي للتأخير الثابت المركب
- مقارنة ذيل مزدوج مع أداء عالي وطاقة منخفضة
- نظام تخزين فلاش بأداء عالٍ يعتمد على ذاكرة التخزين المؤقتة والذاكرة الافتراضية
- FF منخفض الطاقة على أساس نهج Sleepy Stack
- تحسين طاقة LFSR من أجل BIST منخفض الطاقة تم تنفيذه في HDL
- تصميم وتنفيذ آلة البيع باستخدام Verilog HDL
- تصميم المجمّع على أساس توليد نمط 3 أوزان مع LP-LSFR
- جهاز فك الشفرات Reed-Solomon بسرعة عالية ومنخفضة التعقيد
- تقنية تصميم Dadda المضاعف الأسرع
- جهاز استقبال قائم على الاستخلاص الرقمي لراديو FM
- توليد نمط الاختبار مع مخططات BIST
- تنفيذ معمارية VLSI بخط أنابيب عالي السرعة
- تصميم بروتوكول OCP للحافلة على رقاقة باستخدام وظائف الناقل
- كاشف تردد الطور وتصميم مضخة الشحن المستخدمة في الحلقة المغلقة ذات التردد العالي
- ذاكرة التخزين المؤقت وتصميم وحدة التحكم في ذاكرة التخزين المؤقت باستخدام VHDL
- تطبيق ASTRAN للضاغطات الأودية منخفضة الطاقة 3-2 و4-2
- نظام فواتير الكهرباء المدفوعة مسبقًا باستخدام تصميم على رقاقة
- تنفيذ التداخل باستخدام الخلية المنطقية وتحليل قوتها
- حمل نظرة إلى الأمام الأفعى مع تحليل أداء بت مختلف باستخدام VHDL
- تصميم طبقة ارتباط البيانات مع Wi-Fi MAC البروتوكولات
- تنفيذ FPGA لبروتوكول المصادقة المتبادل مع الحساب المعياري
- توليد إشارة PWM باستخدام FPGA ودورة العمل المتغيرة
مشاريع الوقت الحقيقي
القائمة ل مشاريع VLSI في الوقت الحقيقي تشمل بشكل أساسي مشاريع VLSI الصغيرة باستخدام كود VHDL ومشاريع برامج VLSI لطلاب الهندسة في ECE.
- تكامل عملي لذاكرة التخزين المؤقت لصف SRAM في بنية DRAM غير متجانسة ثلاثية الأبعاد باستخدام TSV
- تقنية اختبار ذاتي مدمجة لتشخيص أخطاء التأخير في صفيفات البوابة الميدانية القابلة للبرمجة القائمة على الكتلة
- تصميم ASIC للمضاعف المركب
- تنفيذ VLSI منخفض التكلفة من أجل إزالة فعالة للضوضاء الدافعة
- FPGA مقرها ناقل الفضاء PWM التحكم IC لمحرك الحث ثلاثي الأطوار
- تنفيذ VLSI للربط التلقائي وخوارزمية CORDIC لشبكات WLAN القائمة على OFDM
- استخراج تلقائي للطرق باستخدام صور عالية الدقة من الأقمار الصناعية
- تصميم VHDL لتجزئة الصور باستخدام مرشح Gabor للكشف عن الأمراض
- بنية منخفضة التعقيد لفك الشفرة Turbo لشبكات الاستشعار اللاسلكية الموفرة للطاقة
- تحسين قدرات التفاف الكود المتعامد باستخدام تطبيق FPGA
- تصميم وتنفيذ Floating Point ALU
- تصميم كورديك لزاوية دوران ثابتة
- أكواد المنتج Reed-Solomon لتنفيذ وحدة تحكم NAND Flash على رقاقة FPGA
- قراءة إحصائية لـ SRAM تحسين عائد الوصول باستخدام دوائر السعة السلبية
- إدارة الطاقة لواجهات شبكة MIMO على الأنظمة المتنقلة
- تصميم معيار تشفير البيانات لتشفير البيانات
- منخفض الطاقة وفعالية حمل تحديد الأفعى
- توليف وتنفيذ UART باستخدام رموز VHDL
- بنيات محسّنة لوحدة طرح إضافية ذات نقطة عائمة منصهرة
- جهاز إرسال رقمي بالكامل 1 بت يعتمد على FPGA يستخدم تعديل Delta-Sigma مع إخراج RF لـ SDR
- تحسين استخدام البحث المتسلسل في وحدة فك التشفير BCH للإرسال بمعدل خطأ مرتفع
- التصميم الرقمي لجهاز الإرسال DS-CDMA باستخدام Verilog HDL و FPGA
- تصميم وتنفيذ معمارية فعالة للصفيف الانقباضي
- خوارزمية تعلم ديناميكيات الروبوت المبنية على VLSI
- تصميم وحدة وظيفية متعددة الوسائط باستخدام تقنية إخماد الطاقة الزائفة
- تصميم جسر الحافلات بين AHB و OCP
- التوليف السلوكي للدوائر غير المتزامنة
- تحسين السرعة لوحدة فك ترميز Viterbi المعتمدة على FPGA
- تنفيذ واجهة I2C
- مُضاعِف عالي السرعة / منخفض الطاقة باستخدام تقنية متقدمة لإخماد الطاقة الزائفة
- تحامل جهد الإمداد الافتراضي للدوائر ذات البوابات الكهربائية لتقليل التسرب النشط وموثوقية أكسيد البوابة
- FPGA القائم على القناة الفعالة للطاقة للراديو المحدد بالبرمجيات
- هندسة VLSI ونماذج FPGA للكاميرا الرقمية من أجل أمان الصور والمصادقة
- تحسين تشغيل الروبوت الداخلي
- تصميم وتنفيذ شبكة التقليب ON-Chip للنظام متعدد المعالجات على رقاقة
- طريقة مزامنة توقيت معدل الرموز لأنظمة OFDM اللاسلكية منخفضة الطاقة
- وحدة تحكم DMA (الوصول المباشر للذاكرة) باستخدام VHDL / VLSI
- FFT قابل لإعادة التشكيل باستخدام الهندسة القائمة على CORDIC لأجهزة استقبال MIMI-OFDM
- تقنية قمع الطاقة الزائفة لتطبيقات الوسائط المتعددة / DSP
- كفاءة أكواد BCH في وضع العلامات المائية على الصور الرقمية
- وحدة تحكم SD-RAM مزدوجة معدل البيانات
- تنفيذ مرشح Gabor للتعرف على بصمات الأصابع باستخدام Verilog HDL
- تصميم مقياس نانومتر عملي فائض عن طريق مكتبة الخلايا القياسية المدركة لتحسين التكرار من خلال معدل إدخال واحد
- خوارزمية لضغط البيانات وإلغاء الضغط بدون فقدان البيانات وبنية أجهزتها
- إطار عمل لتصحيح الأخطاء اللينة متعددة البتات
- ضغط بيانات الاختبار الفعال المستند إلى Viterbi
- تنفيذ كتل FFT / IFFT لـ OFDM
- ضغط الصور المعتمد على الموجة بواسطة الترميز التدريجي VLSI
- تنفيذ VLSI لمضاعف كامل الأنابيب أقل من 2d DCT / IDCT Architecture لـ Jpeg
- محاكاة خطأ FPGA للدوائر المتسلسلة المتزامنة
وبالتالي ، فإن هذا كله يتعلق بقائمة مشاريع VLSI للهندسة ، طلاب M.Tech التي تساعد في اختيار موضوع مشروع السنة النهائية. بعد قضاء وقتك الثمين أثناء استعراض هذه القائمة ، نعتقد أن لديك فكرة جيدة إلى حد ما عن اختيار موضوع المشروع الذي تختاره من قائمة مشاريع VLSI ، ونأمل أن يكون لديك ثقة كافية لتناول أي موضوع من قائمة. لمزيد من التفاصيل والمساعدة في هذه المشاريع ، يمكنك الكتابة إلينا في قسم التعليقات أدناه. إليك سؤال لك ، ما هو VHDL؟
رصيد الصورة
- VLSI بواسطة مجموعة التكنولوجيا